Реферат на тему:

Пам’ять

План

1. Оперативна пам’ять.

2. Синхронна динамічна пам’ять — SDRAM.

3. Постійна пам’ять.

4. Кеш.

Усім комп’ютерам необхідна пам’ять декількох видів на кожному кроці
виконання програм. Пам’ять потрібна як для вихідних даних, так і для
зберігання результатів, для взаємодії з периферією комп’ютера і навіть
для підтримки образу, який видно на екрані.

Уся пам’ять комп’ютера поділяється на внутрішню й зовнішню.

У комп’ютерних системах робота з пам’яттю ґрунтується на дуже простих
концепціях. Основна вимога до комп’ютерної пам’яті — це зберігати один
біт інформації так, щоб потім він звідтіля міг бути витягнутий.

Сьогодні розповсюдженими є пристрої динамічної пам’яті, що базуються на
здатності зберігати електричний заряд. Ці пристрої називаються
конденсаторами.

На перший погляд конденсатор не задовольняє основну вимогу до пристроїв
пам’яті. Він не здатен зберігати заряд протягом тривалого проміжку часу,
але він дозволяє робити це протягом декількох мілісекунд, що цілком
достатньо, щоб використовувати це в електроніці. За цей час спеціальні
ланки комп’ютера забезпечують підзарядку конденсатора, тобто відновлення
інформації. Через неперервну природу цього процесу така пам’ять
називається динамічною.

У сучасних персональних комп’ютерах динамічна пам’ять реалізується на
базі спеціальних ланцюгів провідників, що замінили звичайні
конденсатори. Велика кількість таких ланцюгів поєднується в корпусі
одного динамічного чіпа. Однак, як і пам’ять на конденсаторах, вона
повинна постійно освіжатися.

У той час як динамічна пам’ять, одержавши заряд електрики, утримує його,
так звана статична пам’ять дозволяє потокові електронів циркулювати у
ланцюзі. Напруга, що прикладається, може змінити напрямок руху
електронів. Причому існує тільки два напрямки руху потоку, що дозволяє
використовувати дані ланцюги як елементи пам’яті. Статична пам’ять
працює на зразок вимикача, що переключає напрямок електронного потоку.

Еволюція мікросхем ОЗП тісно пов’язана з еволюцією персональних
комп’ютерів. Для успіху настільних комп’ютерів були потрібні мініатюрні
чіпи ОЗП. В міру збільшення обсягу пам’яті ціна стрибкоподібно зростала,
але потім постійно зменшувалася в міру вдосконалення технології й
зростання обсягів виробництва.

Динамічні мікросхеми пам’яті маркуються спеціальним числом, що вказує на
їхні швидкісні можливості. Зазначене на корпусі число відбиває час
доступу в наносекундах без останнього нуля.

Час доступу не є, однак, єдиною або найважливішою характеристикою
мікросхем пам’яті. Більш значущим є таке поняття, як час циклу, що
говорить про те, як швидко можна зробити повторне звертання. У
динамічних мікросхемах цей час більший, ніж час доступу, у статичних
чіпах ці періоди часу однакові, що говорить про більш швидкісні режими
останніх.

Щоб упоратися з обмеженням по швидкості, були використані спеціальні
рішення щодо організації пам’яті. Найпростіше з них — це використання
звичайної архітектури з необхідним числом циклів очікування.

Гарна альтернатива попередньому методові — використання кеш-пам’яті, що
Дозволить уникнути повного заповнення всієї машини швидкою RAM-
пам’яттю. Зазвичай програма використовує пам’ять якої-небудь обмеженої
області, зберігаючи потрібну інформацію в кеш-пам’яті, робота з якою
дозволяє процесору обходитися без циклів очікування.

Але не кожна кеш-пам’ять рівнозначна. Велике значення має той факт, як
багато інформації може містити кеш-пам’ять. Чим більша кеш-пам’ять, тим
більше інформації може бути в ній розміщено, а отже, тим більша
імовірність, що потрібний байт буде міститися в цій швидкій пам’яті.
Очевидно, що найкращий варіант — це коли обсяг кеш-пам’яті відповідає
обсягу всієї оперативної пам’яті. У цьому випадку вся інша пам’ять стає
непотрібною. Протилежна ситуація — і байт кеш-пам’яті — теж не має
практичного значення, тому що ймовірність того, що потрібна інформація
виявиться в цьому байті, близька до нуля. Практично діапазон
використовуваної кеш-пам’яті коливається в межах 16—64 КБ.

Насправді реалізація кеш-систем не така проста, як це може здатися з
першого погляду. Мікропроцесор повинен не тільки читати з пам’яті, але й
писати в неї. Що трапиться, якщо процесор занесе нову інформацію в
кеш-пам’ять, а перед використанням цієї інформації вона буде змінена в
основній пам’яті. Для запобігання подібної ситуації іноді реалізується
метод, названий записом через кеш-пам’ять. Можливо, що цей метод знижує
швидкодію системи, оскільки доводиться писати не тільки в кеш-пам’ять.
Більше того, мікропроцесору може знадобитися інформація, яку він щойно
записав і яка ще не була перезавантажена в кеш-пам’ять.

Цілісність пам’яті — це одна з найбільших проблем розробників
кеш-пам’яті.

Усі питання щодо подолання цих проблем були покладені на окрему
мікросхему — кеш-контролер.

Ще один різновид архітектури оперативної пам’яті комп’ютера — це її
розбивка на окремі секції і робота з цими секціями як із малою
кеш-пам’яттю. Велика швидкість доступу до обмежених областей пам’яті є
особливістю деяких специфічних мікросхем, що дозволяють деякому обсягу,
але не всій пам’яті, обчислюватися без циклу очікування. Цей підхід
вимагає спеціальних RAM-мікросхем, що поділяють свої адреси за
сторінками. Така технологія одержала назву режиму сторінкового доступу.
Ці спеціальні мікросхеми забезпечують дуже швидкий доступ в одному з
двох напрямків їхніх організацій. Якщо потрібним є читання або запис
інформації, що зберігається на певній сторінці пам’яті, і попередня
команда щодо роботи з пам’яттю використовувала інформацію з тієї ж
сторінки, циклу очікування не потрібно. Однак при переході з однієї
сторінки на іншу цикли очікування неминучі.

Ще одна цікава технологія, названа interleaved memory, дуже схожа на ОЗП
сторінкового режиму. «Вона суттєво підвищує швидкість звертання до
пам’яті, але не має обмежень щодо сторінкової розбивки. При використанні
цієї технології вся оперативна пам’ять розбивається на два або більше
банків. Послідовність бітів зберігається в різних банках, тому
мікропроцесор звертається то до одного, то до іншого банку при читанні
цієї послідовності. Під час звертання до одного банку інший реалізує
цикл обновлення, і тому процесору не доводиться чекати. І тільки якщо
мікропроцесору доводиться читати несуміжні біти, цикл очікування
неминучий, але ймовірність його появи зменшується.

Найбільш типова реалізація цієї технології — це розбивання оперативної
пам’яті на два банки. Отже, імовірність виникнення очікування — 50 %.
Чотирибанкова організація зменшує цю ймовірність до 25 %.

Через те що дана технологія не вимагає застосування спеціальних
мікросхем 1 пам’яті, вона є найзручнішою для підвищення швидкості
системи. Крім того, вона може поєднуватися з ОЗП сторінкового режиму, ще
більше підвищуючи оперативність.

Крім оперативної пам’яті, існує ще й постійна пам’ять (ПЗП). її головна
відмінність від ОЗП — неможливість у процесі роботи змінити стан комірок
ПЗП. У свою чергу і ця пам’ять поділяється на постійну і репрограмовану.
Принципи її функціонування зрозумілі з назви.

Оперативна пам’ять

З мікросхем пам’яті (RAM — Random Access Memory, пам’ять із довільним
доступом) використовуються два основних типи: статична (SRAM — Static
RAM) і динамічна (DRAM — Dynamic RAM).

У статичній пам’яті елементи (комірки) побудовані на різних варіантах
тригерів — схем із двома стійкими станами. Після запису біта в таку
комірку вона може перебувати в цьому стані як завгодно — необхідна
тільки наявність живлення. При звертанні до мікросхеми статичної пам’яті
на неї подається повна адреса, яка за допомогою внутрішнього дешифратора
перетворюється на сигнали вибірки конкретних комірок. Комірки статичної
пам’яті мають малий час спрацьовування (одиниці-десятки наносекунд),
однак мікросхеми на їхній основі мають низьку питому щільність даних
(кілька МБіт на корпус) і високе енергоспоживання. Тому статична пам’ять
використовується в основному як буферна (кеш-пам’ять).

У динамічній пам’яті комірки побудовані на основі областей з
нагромадженням зарядів, що займають набагато меншу площу, ніж тригери, і
практично не споживають енергії при зберіганні. При записі біта в таку
комірку в ній формується електричний заряд, що зберігається протягом
декількох мілісекунд; для постійного зберігання заряду комірки необхідно
регенерувати — перезаписувати вміст для відновлення зарядів. Комірки
мікросхем динамічної пам’яті організовані у вигляді прямокутної
(зазвичай — квадратної) матриці; при звертанні до мікросхеми на її входи
спочатку подається адреса рядка матриці, супроводжувана сигналом RAS
(Row Address Strobe — строб адреси рядка), потім, через певний час —
адреса стовпця, супроводжувана сигналом CAS (Column Address Strobe —
строб адреси стовпця). При кожному звертанні до комірки регенерують всі
комірки обраного рядка, тому для повної регенерації матриці досить
перебрати адреси рядків. Комірки динамічної пам’яті мають більший час
спрацьовування (десятки-сотні наносекунд), але велику питому щільність
(кілька десятків МБіт на корпус) і менше енергоспоживання. Динамічна
пам’ять використовується як основна.

Звичайні види SRAM і DRAM називають також асинхронними, оскільки
установка адреси, подача керуючих сигналів і читання/запис даних можуть
виконуватися в довільні моменти часу — необхідним є тільки дотримання
тимчасових співвідношень між цими сигналами. У ці тимчасові
співвідношення включені так звані охоронні інтервали, необхідні для
стабілізації сигналів, що не дозволяють досягти теоретично можливої
швидкодії пам’яті. Існують також синхронні види пам’яті, що одержують
зовнішній синхросигнал, до імпульсів якого жорстко прив’язані моменти
подачі адреси й обміну даними; крім економії часу на охоронних
інтервалах, вони дозволяють більш повно використовувати внутрішню
конвеєризацію і блоковий доступ.

FPM DRAM (Fast Page Mode DRAM — динамічна пам’ять зі швидким сторінковим
доступом). Пам’ять зі сторінковим доступом дозволяє прискорити блокові
передачі, коли весь блок даних або його частина знаходяться усередині
одного рядка матриці, названої в цій системі сторінкою, і знизити
накладні витрати на регенерацію пам’яті.

EDO (Extended Data Out — розширений час утримання даних на виході)
фактично являють собою звичайні мікросхеми FPM, на виході яких
установлені Регістри-засувки даних. При сторінковому обміні такі
мікросхеми працюють у режимі простого конвеєра; утримують на виходах
даних вміст останньої обраної комірки, тоді як на їхні входи вже
подається адреса наступної комірки. Це дозволяє приблизно на 15 % у
порівнянні з FPM прискорити процес зчитування послідовних масивів даних.
При випадковій адресації така пам’ять нічим не відрізняється від
звичайної.

BEDO (Burst EDO — EDO із блоковим доступом) — пам’ять на основі EDO, що
працює не одиночними, а пакетними циклами читання/запису. Сучасні
процесори, завдяки внутрішньому й зовнішньому кешуванню команд і даних,
обмінюються з основною пам’яттю переважно блоками слів максимальної
ширини. У випадку пам’яті BEDO відпадає необхідність постійної подачі
послідовних адрес на входи мікросхем із дотриманням необхідних
тимчасових затримок — досить перейти до чергового слова окремим
сигналом.

SDRAM (Synchronous DRAM — синхронна динамічна пам’ять) — пам’ять із
синхронним доступом, що працює швидше, ніж звичайна асинхронна (FPM/
EDO/BEDO). Крім синхронного методу доступу, SDRAM використовує
внутрішній поділ масиву пам’яті на два незалежні банки, що дозволяє
поєднувати вибірку з одного банку з установкою адреси в іншому банку.
SDRAM також підтримує блоковий обмін. Основна вигода від використання
SDRAM полягає в підтримці послідовного доступу в синхронному режимі, де
не потрібно додаткових тактів очікування. При випадковому доступі SDRAM
працює практично з тією ж швидкістю, що і FPM/EDO.

РВ SRAM (Pipelined Burst SRAM — статична пам’ять із блоковим конвеєрним
доступом) — різновид синхронних SRAM із внутрішньою конвеєризацією, за
рахунок чого приблизно вдвічі підвищується швидкість обміну блоками
даних.

У сучасних комп’ютерах оперативна пам’ять конструктивно виготовляється у
вигляді незалежних модулів різної ємності,: що встановлюються у
відповідні роз’єми на материнській платі:

— DIP (Dual In line Package — корпус із двома рядами виводів) — класичні
мікросхеми, що застосовувалися в блоках основної пам’яті XT і ранніх AT,
a зараз — у блоках кеш-пам’яті.

— SIP (Single In line Package — корпус з одним рядом виводів) —
мікросхема з одним рядом виводів, установлювана вертикально.

— SIPP (Single In line Pinned Package — модуль з одним рядом дротових
виводів) — модуль пам’яті, що вставляється в панель на зразок мікросхем
DIP/SIP; застосовувався в ранніх AT.

— SIMM (Single In line Memory Module — модуль пам’яті з одним рядом
контактів) — модуль пам’яті, що вставляється в роз’єми із затискачем;
застосовується у всіх сучасних платах, а також у багатьох адаптерах,
принтерах й інших пристроях. SIMM має контакти з двох боків модуля, але
усі вони з’єднані між собою, утворюючи ніби один ряд контактів.

— DIMM (Dual In line Memory Module — модуль пам’яті з двома рядами
контактів) — модуль пам’яті, схожий на SIMM, але з роздільними
контактами (зазвичай 2×84), за рахунок чого збільшується розрядність або
кількість банків пам’яті в модулі. Застосовується в останніх платах для
Pentium і у всіх платах для Pentium II і старше.

На SIMM сьогодні встановлюються переважно мікросхеми FPM/EDO/BEDO, а на
DIMM — EDO/BEDO/SDRAM.

Синхронна динамічна пам’ять — SDRAM

Стандартною для сучасних комп’ютерів є синхронна динамічна оперативна
пам’ять — SDRAM.

Синхронна динамічна оперативна пам’ять (SDRAM) — це перша технологія
оперативної пам’яті з випадковим доступом (DRAM), розроблена для
синхронізації роботи пам’яті з тактами роботи центрального процесора із
зовнішньою шиною даних. SDRAM ґрунтується на основі стандартної DRAM і
працює майже так само, як стандартна DRAM, але має кілька прикметних
характеристик, що роблять її більш прогресивною.

Синхронна робота SDRAM, на відміну від стандартної і асинхронної DRAM,
має таймер введення даних, таким чином системний таймер, який покроково
контролює діяльність мікропроцесора, може також керувати роботою SDRAM.
Це означає, що контролер пам’яті знає точний цикл таймера, на якому
запрошені дані будуть оброблені. У результаті це звільняє процесор від
необхідності знаходитися в стані очікування між моментами доступу до
пам’яті.

Оскільки оперативна пам’ять комп’ютера зберігає в собі інформацію, яка
потрібна процесорові (CPU) для функціонування, час проходження даних між
CPU і пам’яттю є критичним. Більш швидкий процесор може збільшити
продуктивність системи тільки тоді, якщо він не потрапляє в стан циклу
«поквапся й почекай», у той час як інша частина системи бореться за те,
щоб залишатися в цьому стані. З того часу як Intel представила процесор
х286, звичайні мікросхеми пам’яті більше не в змозі йти в ногу з
надзвичайно зрослою продуктивністю процесорів.

Стандартна, асинхронна DRAM працює без керування введення таймером, що
не був потрібний для передачі даних аж до другого десятиліття розвитку
мікропроцесорів. Починаючи з цього моменту, у системах з більш швидкими
процесорами, що використовують стандартну DRAM, необхідно примусово
встановлювати стани очікування (тимчасові затримки), щоб уникнути
переповнення пам’яті. Стан очікування — це коли мікропроцесор припиняє
виконання усього, що він робить, поки інші компоненти не перейдуть у
режим прийому команд. З цієї причини нові технології пам’яті
впроваджуються не тільки з метою збільшення швидкості обміну, але також
і з метою скорочення циклу пошуку й вибірки даних. Згідно з вимогами
часу виробники мікросхем пам’яті представили серії нововведень, що
включають пам’ять сторінкового режиму, статичного стовпця, пам’ять, що
чергується, і FPM DRAM (швидкосторінкового режиму). Коли швидкості
процесорів зросли до частот 100МГц і вище, розробники систем
запропонували для використання невеликий високошвид-кісний зовнішній кеш
SRAM (кеш другого рівня), а також нову швидкодіючу пам’ять типу EDO
(розширений доступ до даних) і BEDO (пакетно-розширений доступ). FPM
DRAM і EDO DRAM — найчастіше застосовувана пам’ять у сучасних PC, але
їхня асинхронна електрична схема не призначена для швидкостей більше
66МГц (максимум для BEDO). На жаль, цей факт обмежує сьогоднішні системи
на основі процесорів типу Fentium із тактовою частотою по шині в 100 і
133 МГц.

SDRAM виробляється на основі стандартної DRAM і працює, як і стандартна
DRAM, — здійснюючи доступ до рядків і стовпчиків комірок даних.

При цьому SDRAM використовує свої специфічні властивості синхронного
функціонування банків комірок і переваги пакетної роботи для ефективного
усунення станів затримки/очікування. Коли процесору треба одержати дані
з оперативної пам’яті, він може одержати їх у необхідний момент. Таким
чином, фактичний час обробки даних безпосередньо не змінився, на відміну
від збільшення ефективності вибірки й передачі даних. Для того щоб
зрозуміти, як SDRAM прискорює процес вибірки і пошуку даних у пам’яті,
уявіть собі, що центральний процесор має посильного, котрий возить візок
по будинку оперативної пам’яті, і щоразу йому потрібно кидати або
підбирати інформацію. У будинку оперативної пам’яті клерк,
відповідальний за пересилання/ одержання інформації, зазвичай витрачає
близько 60 наносекунд, щоб обробити запит. Посильний знає тільки,
скільки потрібно часу, щоб обробити запит, після того як він отриманий.
Але він не знає, чи буде готовий клерк, коли він приїде до нього, так що
зазвичай він залишає трохи часу на випадок помилки. Він чекає, поки
клерк не буде готовий одержати запит. Потім він очі- І кує протягом
звичайного часу, що вимагається для обробки запиту. А тоді він
затримується, щоб перевірити, чи запитані дані завантажені в його візок,
перш ніж відвезти візок із даними назад центральному процесорові. Але, з
іншого боку, кожні 10 наносекунд клерк у будинку оперативної пам’яті
повинен знаходитися зовні й бути готовим одержати запит або відповісти
на запит, який був отриманий раніше. Це робить процес більш ефективним,
оскільки посильний обслуговується в потрібний час. Обробка запиту
починається в момент його одержання. Інформація посилається в CPU, коли
вона готова.

Наступний крок у розвитку SDRAM — DDR SDRAM. її перевага в тому, що
нова’синхронна пам’ять може передавати дані по висхідному й спадному
рівнях сигналу шини, що дозволяє збільшити пропускну спроможність до
1,6Гб/с при частоті шини в 100 МГц. Це збільшить удвічі пропускну
спроможність пам’яті в порівнянні з існуючою SDRAM. Практично всі
сучасні материнські плати мають пам’ять DDR SDRAM.

Постійна пам’ять

Постійна пам’ять (ROM, read-only memory) служить для зберігання програм,
що повинні бути доступні комп’ютерові відразу після його ввімкнення ще
до завантаження операційної системи. У ній зберігається програма
первісного тестування, BIOS комп’ютера. На окремих мікросхемах ROM,
розміщених на платах розширення (відеокартах, мережних адаптерах),
зберігаються BIOS цих плат.

ROM тає такі типи:

— PROM (programmable read-only memory — програмована пам’ять тільки для
читання) — це чіп пам’яті, дані в який можуть бути записані тільки один
раз. Те, що записано в PROM, зберігається в ньому назавжди. На відміну
від основної пам’яті, PROM зберігає дані навіть при вимкнутому
комп’ютері.

Відмінність PROM від ROM (read-only memory — пам’ять тільки для читання)
у тому, що PROM споконвічно виробляються чистими, у той час як у ROM
дані заносяться в процесі виробництва. А для запису даних у чіпи PROM
застосовуються спеціальні пристрої, що називаються програматорами.

— EPROM (erasable programmable read-only memory — програмована пам’ять
тільки для читання, що може стиратися) — спеціальний тип PROM, що може
очищатися з використанням ультрафіолетових променів. Після стирання
EPROM може бути перепрограмована.

— EEPROM — по суті схожа на PROM, але для стирання вимагає електричних
сигналів. EEPROM (electrically erasable programmable read-only memory _
програмована пам’ять тільки для читання, що стирається електрично) —
спеціальний тип PROM, що може бути очищений електричним розрядом.
Подібно до інших типів PROM, EEPROM зберігає дані й при вимкнутому
живленні комп’ютера. Аналогічно до інших типів ROM, EEPROM працює не
швидше за RAM.

Спеціальний тип EEPROM, названий Flash memory або Flash EEPROM, може
бути перезаписаний без застосування додаткових пристроїв типу
програматора, знаходячись у комп’ютері.

КЕШ

Cache (запас) позначає швидкодіючу буферну пам’ять між процесором і
основною пам’яттю. Кеш служить для часткової компенсації різниці у
швидкості процесора й основної пам’яті — туди потрапляють більш часто
використовувані дані. Коли процесор вперше звертається до комірки
пам’яті, її вміст паралельно копіюється в кеш, і у випадку повторного
звертання може бути з набагато більшою швидкістю витягнутий з кеша. При
записі в пам’ять значення потрапляє в кеш і або одночасно копіюється в
пам’ять (схема Write Through — прямий або наскрізний запис), або
копіюється через якийсь час (схема Write Back — відкладений або
зворотний запис). При зворотному записі, що називається також
буферизованим наскрізним записом, значення копіюється в пам’ять у
першому ж вільному такті, а при відкладеній (Delayed Write) — коли для
запису в кеш нового значення немає вільної області; при цьому в пам’ять
витісняється найменш використовувана область кеша. Друга схема більш
ефективна, але й більш складна за рахунок необхідності підтримки
відповідності вмісту кеша й основної пам’яті.

Під терміном Write Back в основному мається на увазі відкладений запис,
однак це може означати і буферизовану наскрізну.

Пам’ять для кеша складається з власне області даних, розбитої на блоки
(рядки), що є елементарними одиницями інформації при роботі кеша, і
області ознак, що описує стан рядків (вільна, зайнята, позначена для
дозапису і т. ін.).

В основному використовуються дві схеми організації кеша: із прямим
відображенням (direct mapped), коли кожна адреса пам’яті може кешуватися
тільки одним рядком (у цьому випадку номер рядка визначається молодшими
розрядами адреси), і n-зв’язна асоціативна (n-way associative), коли
кожна адреса може кешуватися декількома рядками. Асоціативний кеш більш
складний, однак дозволяє більш гнучко кешувати дані; найпоширенішими є
4-зв’язні системи кешування.

Процесори 486 і вище мають також внутрішній (Internal) кеш обсягом 8—16
КБ. Він також позначається як Primary (первинний) або LI (Level 1 —
перший Рівень) на відміну від зовнішнього (External), розташованого на
платі, що позначається Secondary (вторинний) або L2.

Процесори Pentium Pro, Pentium II, пізні Celeron, Pentium ІІІ і 4 мають
також Убудований кеш другого рівня обсягом 256, 512 КБ і більше.

Похожие записи