.

Блок памяти (курсовая)

Язык: русский
Формат: курсова
Тип документа: Word Doc
3 611
Скачать документ

Министерство Путей Сообщения

РОССИЙСКИЙ ГОСУДАРСТВЕННЫЙ ОТКРЫТЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
ПУТЕЙ СООБЩЕНИЯ

Воронежский Филиал

КУРСОВАЯ РАБОТА

ПО СХЕМОТЕХНИКЕ

на тему: “Разработка блока памяти микропроцессорной системы”

Выполнил: студент 3 курса

Бобкин И. Г.

уч. шифр: 96 – ВЭВМ – 810

Рецензент: к.т.н. доцент

Ермаков А.Е.

ВОРОНЕЖ

1999

СОДЕРЖАНИЕ

TOC \o “1-3” ПОЯСНИТЕЛЬНАЯ ЗАПИСКА. PAGEREF _Toc461814833 \h 3

1. Задание на курсовое проектирование PAGEREF _Toc461814834 \h 3

2. Особенности построения блоков памяти PAGEREF _Toc461814835 \h 4

3. Описание принципов работы разрабатываемых блоков. PAGEREF
_Toc461814836 \h 6

3.1. Разработка электрических схем блоков ПЗУ и ОЗУ. PAGEREF
_Toc461814837 \h 6

3.2. Разработка блока управления PAGEREF _Toc461814838 \h 7

3.3 Составление функциональной схемы PAGEREF _Toc461814839 \h 8

3.4. Временная диаграмма работы БП. PAGEREF _Toc461814840 \h 8

4. Расчет электрических параметров блока памяти. PAGEREF _Toc461814841
\h 9

ГРАФИЧЕСКАЯ ЧАСТЬ. PAGEREF _Toc461814842 \h 11

1. Электрическая принципиальная схема блока памяти. PAGEREF
_Toc461814843 \h 11

Литература

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА.

1. Задание на курсовое проектирование

Разработать блок памяти микропроцессорной системы,

где: объём ПЗУ составляет 20К*8 и строится на микросхемах К556РТ20

объём ОЗУ составляет 10К*8 и строится на микросхемах К132РУ9А

серия микросхем используемых в качестве дешифраторов,

буферов шин и т.д. – 1554

Режимы работы блока памяти определяются внешними управляющими сигналами
MEMWR, MEMRD.

2. Особенности построения блоков памяти

Компактная микроэлектронная “память” широко применяется в современной
электронной аппаратуре самого различного назначения. В ЭВМ память
определяют как функциональную часть, предназначенную для записи,
хранения и выдачи команд и обрабатываемых данных. Комплекс технических
средств, реализующих функцию памяти, называют запоминающим устройством
(ЗУ).

Для обеспечения работы процессора (микропроцессора) необходимы
программа, т. е. последовательность команд, и данные, над которыми
процессор производит предписываемые командами операции. Команды и данные
поступают в основную память ЭВМ через устройство ввода, на выходе
которого они получают цифровую форму представления, т. е. форму кодовых
комбинаций О и 1. Основная память, как правило, состоит из ЗУ двух видов
— оперативного (ОЗУ) и постоянного (ПЗУ).

Оперативное ЗУ предназначено для хранения переменной информации, оно
допускает изменение своего содержимого в ходе выполнения процессором
вычислительных операций с данными. Это значит, что процессор может
выбрать (режим считывания) из ОЗУ код команды и данные и после обработки
поместить в ОЗУ (режим записи) полученный результат. Причем возможно
размещение в ОЗУ новых данных на местах прежних, которые в этом случае
перестают существовать. Таким образом, ОЗУ может работать в режимах
записи, считывания и хранения информации.

Постоянное ЗУ содержит информацию, которая не должна изменяться в ходе
выполнения процессором программы. Такую информацию составляют
стандартные подпрограммы, табличные данные, коды физических констант и
постоянных коэффициентов и т. п. Эта информация заносится в ПЗУ
предварительно, и в ходе работы процессора может только считываться.
Таким образом ПЗУ работает в режимах хранения и считывания.

Функциональные возможности ОЗУ шире, чем ПЗУ: ОЗУ может работать в
качестве ПЗУ, т. е. в режиме многократного считывания однократно
записанной информации, а ПЗУ в качестве ОЗУ использовано быть не может,
так как не позволяет в процессе работы изменить, занесенную в него
информацию. В свою очередь, ПЗУ обладает преимуществом перед ОЗУ в
свойстве сохранять информацию при сбоях и отключении питания. Это
свойство получило название энергонезависимость. Оперативное ЗУ является
энергозависимым, так как информация, записанная в ОЗУ, утрачивается при
сбоях питания.

Для микросхем памяти, выпускаемых отечественной промышленностью,
характерны широкая номенклатура типов, значительное , разнообразие
вариантов конструктивно-технологического исполнения, большой диапазон
функциональных характеристик и значений электрических параметров,
существенные различия в режимах работы и в областях применения.

Микросхемы памяти изготавливают по полупроводниковой технологии на
основе кремния с высокой степенью интеграции компонентов на кристалле,
что определяет их принадлежность к большим интегральным схемам (БИС).
Конструктивно БИС ‘памяти представляет собой полупроводниковый кристалл
с площадью в несколько десятков квадратных миллиметров, заключенный в
корпус.

Микросхемы памяти для построения блока памяти микропроцессорной системы
выбирают, исходя из следующих данных: требуемая информационная емкость и
организация памяти, быстродействие (время цикла обращения для записи или
считывания), тип магистрали (интерфейса), характеристики линий
магистрали (нагрузочная способность по току и емкости, требования к
устройствам ввода-вывода подключаемых узлов и др.), требования к
энергопотреблению, необходимость обеспечения энергонезависимости,
условия эксплуатации, конструктивные требования.

3. Описание принципов работы разрабатываемых блоков.

В разрабатываемом блоке память подключена к микропроцессору (МП)
посредством трех шин: шины данных (ШД), шины адреса (ША) и шины
управления. При обращении к памяти МП выставляет по ША адрес ячейки
памяти (ЯП), а по ШУ – сигнал MEMRD в цикле чтения памяти или MEMWR в
цикле записи (рис. 3.1). Причем эти сигналы управления активно низкие и
одновременно никогда не могут быть активными. В цикле чтения информация
передается по ШД из памяти в МП, а в цикле записи – из МП в память. Если
же к памяти обращения нет, то ее выходы отключены от ШД. Описанный
алгоритм работы памяти реализовывается схемой управления, которая
входит в состав разрабатываемого блока.

Память МПС включает в себя ПЗУ, предназначенное для хранения программ,
различных констант, табличных данных и т.д., и ОЗУ, которое используется
для хранения промежуточных данных и массивов данных, поступающих с
внешних устройств, организации стековой памяти и т.д. Область адресов ЯП
ПЗУ лежит начиная с нулевого до максимального, определяемого
информационным объемом этого узла, следом за которыми располагаются
адреса ЯП ОЗУ.

Таким образом в состав разрабатываемого блока памяти входит блок ПЗУ,
блок ОЗУ и схема управления.

3.1. Разработка электрических схем блоков ПЗУ и ОЗУ.

Заданные микросхемы ПЗУ К556РТ20 и ОЗУ К132РУ9А имеют объём 1К*8 и 1К*4
соответственно.

Для увеличения “ширины” выборки необходимо объединить соответствующие
адресные входы и входы управления микросхем памяти. Из сказанного
следует, что для микросхем ПЗУ, увеличение “ширины” выборки не
требуется, а для ОЗУ требуется объединить 2 микросхемы.

Для увеличения информационной ёмкости объединяем соответствующие входы и
соответствующие выходы для ПЗУ – 20 микросхем, а для ОЗУ – 20
микросхемы. Получим информационную ёмкость соответственно 20К*8 и 10К*8.

Для уменьшения емкостной нагрузки системной шины внутренние шины адреса
и данных блоков подключаем к ней через буферные формирователи
построенные на микросхемах К1554АП6. Причем разобьём БП на две составные
части: блок ПЗУ и блок ОЗУ. Входы и выходы этих блоков подключим к
разным буферным формирователям.

Составим карту памяти заданного устройства:

1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 ПЗУ

1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 ОЗУ

Х Х Х Х Х Х Х Х Х Х Х Х Х Х Х ОЗУ

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 ОЗУ

Для адресации разрабатываемого БП можно использовать четыре дешифратора
1554ИД7 (имеющим организацию 3*8). Старшие разряды адресов используются
для подачи сигналов на входы разрешения дешифраторов.

Разработка селектора адреса.

Так как выбор между блоками ПЗУ и ОЗУ осуществляется разрядами
адреса (А12(А14), будем использовать эти адреса для
синтезирования схемы селектора адреса.

Синтезируем схему селектора адреса с помощью карт Карно.

А14

C А13

B А12

F=CA+CB=CA+CB=CA ( CB

3.3 Составление функциональной схемы

D1 К1554АП6

D2 К1554ЛП5

D1 К1554ЛН1

Для обеспечения установки адреса БП раньше, чем произойдет выбор
необходимого столбца, поставим буфер для адресов, участвующих в выборке
(микросхема D1).

3.4. Временная диаграмма работы БП.

A

CS

RD

D

tA – время установки адреса

tp1 – время считывания (40 нс для 556РТ20);

tH1 – время удержания адреса

4. Расчет электрических параметров блока памяти.

Максимально допустимое количество объединяемых входов КI микросхем
памяти определим из того, что суммарные токи нагрузки для высокого и
низкого уровней сигнала и емкостная нагрузка не должны превышать
значений, допустимых для выхода буферного каскада, используемого в
данной цепи:

,

где IOH , IOL, COL – максимально допустимые значения токов нагрузки
высокого и низкого уровней и емкости нагрузки буферного элемента, IIH,
IIL, CI – входные токи высокого и низкого уровней и емкость входов, СМ –
емкость монтажа.

KIПЗУ=min(76*10-3/0.25*10-3;81*10-3/40*10-6;500-20/15)=32

KОЗУ=min(76*10-3/0.2*10-3;81*10-3/4*10-6;500-20/10)=48

Так как у нас используется 20 микросхем, то условие выполняется.

Определяем максимально допустимое количество объединяемых выходов КО

,

где CLMAX – максимально допустимая емкость нагрузки выхода, CO – емкость
выхода, C I , NIN – емкость и количество входов, подключенных к данному
выходу, CM – емкость монтажа.

200СLMAXПЗУ>=8(20-1)+15*1+20=187

200СLMAXОЗУ>=7(20-1)+15*1+20=168

Из расчета видно что для буферизации ШД достаточно одной МС
буфера К1554АП6 как для ПЗУ так и для ОЗУ.

При расчете динамических параметров разработанного блока памяти учтём
тот факт, что времена задержек распространения сигнала, указаны для
емкости нагрузки CL = 50 пФ. Скорректируем значения времен задержек
распространения сигналов в большую сторону из расчета: – 0.07 нс/пФ.

tОЗУ=16+10+(60+118*0,07)+13=107,26 нс (в режиме записи)

tОЗУ=16+10+(60+118*0,07)+13=107,26 нс (в режиме считывания)

tПЗУ=16+10+(40+137*0,07)+13=112,39 нс

Мощность, потребляемая блоком памяти, (PCC) определяется как сумма
средних мощностей, потребляемых микросхемами памяти и логики, на которых
реализованы схемы управления.

PЛОГ =2PАП6+4PИД7+PЛП5+PЛН1

PЛОГ =2*80*10-6*5+4*80*10-6*5+40*10-6*5+40*10-6*5=2,8мВт

Для режима хранения получим:

PCCXP=PXPПЗУ*NПЗУ+ PXPОЗУ*NОЗУ+ PЛОГ

PCCXP=900*20+250*20+2,8=23Вт

При расчете мощности, потребляемой микросхемами памяти в режиме
обращения, учтём тот факт, что в активном режиме находятся БИС только
одного выбранного столбца матрицы памяти, а все остальные БИС памяти
переведены в энергосберегающий режим. «Наихудший» случай когда обращение
происходит к блоку ОЗУ. Тогда для этого режима работы блока памяти
имеем :

PCCO=PXPПЗУ *NОЗУХР + PXРОЗУ NОЗУХР + PОЗУОБР *NОЗУОБР+PЛОГ

PCCO =20*900+18*250+2*900+2.8=23.4Вт

ГРАФИЧЕСКАЯ ЧАСТЬ.

1. Электрическая принципиальная схема блока памяти.

Литература

Ермаков А. Е., Ермакова О.П. Задание на курсовую работу с
методическими указаниями по дисциплине «Схемотехника» /РГОТУПС. -М.:
1999. -10 с.

Ермаков А. Е., Схемотехника ЭВМ. Учебное пособие. -М.: РГОТУПС, 1997.
-352 с.

Применение микросхем памяти в электронных устройствах: Справочник/
О. Н. Лебедев- М.: Радио и связь, 1994. -216 с.

Шило В. Л. Популярные цифровые микросхемы: Справочник. – Ч.:
Металлургия 1989. – 352 с.

Петровский И. И., Прибыльский А. В., Логические ИС КР1533, КР1554:
/ Справочник. – М.: БИНОМ, 1993.

PAGE 8

Рис. 3.1 Временная диаграмма работы блока памяти

Рис. 3.3 Функциональная

схема блока памяти

Временная диаграмма работы блока памяти в режиме считывания.

tA

tp1

tH1

Нашли опечатку? Выделите и нажмите CTRL+Enter

Похожие документы
Обсуждение

Оставить комментарий

avatar
  Подписаться  
Уведомление о
Заказать реферат
UkrReferat.com. Всі права захищені. 2000-2019