Реферат на тему:
Інтерфейси цифро-аналогових перетворювачів
Важливу частину цифро-аналогового перетворювача складає цифровий
інтерфейс, тобто схеми, що забезпечують зв’язок керуючих входів ключів
із джерелами цифрових сигналів. Структура цифрового інтерфейсу визначає
спосіб підключення ЦАП до джерела вхідного коду, наприклад,
мікропроцесору чи мікроконтролеру. Властивості цифрового інтерфейсу
безпосередньо впливають і на форму кривої сигналу на виході ЦАП. Так,
неодночасність надходження бітів вхідного слова на керуючі входи ключів
перетворювача викликає появу вузьких викидів, “голок”, у вихідному
сигналі при зміні коду
При управлінні ЦАП від цифрових пристроїв з жорсткою логікою керуючі
входи ключів ЦАП можуть бути безпосередньо підключені до виходів
цифрових пристроїв, тому в багатьох моделях ІМС ЦАП, особливо ранніх
(572ПА1, 594ПА1, 1108ПА1, AD565А та ін.), скільки-небудь істотна цифрова
частина відсутня. Якщо ж ЦАП входить до складу мікропроцесорної системи
та одержує вхідний код від шини даних, то він повинен бути оснащений
пристроями, які дозволяють приймати вхідне слово від шини даних,
комутирувати відповідно до цього слова ключі ЦАП та зберігати його до
одержання іншого слова. Для керування процесом завантаження вхідного
слова ЦАП повинен мати відповідні керуючі входи та схему управління. У
залежності від способу завантаження вхідного слова в ЦАП розрізняють
перетворювачі з послідовним та паралельним інтерфейсами вхідних даних
ЦАП з послідовним інтерфейсом вхідних даних
Такий перетворювач містить на кристалі крім власне ЦАП додатково також
послідовний регістр завантаження, паралельний регістр збереження та
керуючу логіку (рис. 13а). Найчастіше використовується трьохпровідний
інтерфейс, який забезпечує керування ЦА-перетворювчем від SPI, QSPI,
MICROWIRE інтерфейсів процесорів. При активному рівні сигналу CS (у
даному випадку – нульовому) вхідне слово довжиною N (яка рівна
розрядності ЦАП) завантажується по лінії DI у регістр зсуву під
управлінням тактової послідовності CLK. Після закінчення завантаження,
виставивши активний рівень на лінію LD, вхідне слово записують у регістр
збереження, виходи якого безпосередньо керують ключами ЦАП. Для того,
щоб мати можливість передавати по одній лінії даних вхідні коди в
декілька ЦАП, останній розряд регістра зсуву в багатьох моделей ЦАП з
послідовним інтерфейсом з’єднюється з виводом ІМС DO. Цей вивід
підключається до входу DI наступного ЦАП і т.д. Коди вхідних слів
передаються, починаючи з коду самого останнього перетворювача в цьому
ланцюжку
Як приклад на рис. 13б подано часову діаграму, яка відображає процес
завантаження вхідного слова в ЦАП AD7233. Мінімально припустимі значення
діапазонів часу (порядку 50 нс), позначених на часових діаграмах,
вказуються в технічній документації на ІМС.
CS (вибір кристала) подається активний рівень з однієї з ліній
уведення-виведення МК. Після закінчення завантаження МК змінює рівень на
вході CS, як це показано на рис. 8.13б, та, виставивши активний рівень
на вході LD ЦАП, забезпечує пересилання вхідного коду з регістра зсуву
ЦАП у регістр збереження. Час завантаження залежить від тактової частоти
МК та зазвичай складає одиниці мікросекунд. У випадку, якщо коливання
вихідного сигналу ЦАП під час завантаження припустимі, вхід LD можна
з’єднати з загальною точкою схеми
Мінімальна кількість ліній зв’язку з ЦАП забезпечується двохпровідним
інтерфейсом I2C. Цим інтерфейсом оснащуються деякі останні моделі ЦАП,
наприклад, AD5301. Адресація конкретного пристрою здійснюється лінєю
даних
ЦАП з паралельним інтерфейсом вхідних даних
Найчастіше використовуються два варіанти. У першому варіанті на N входів
даних N-розрядного ЦАП подається усе вхідне слово цілком. Інтерфейс
такого ЦАП включає два регістри збереження та схему управління (рис.
15а). Два регістри збереження потрібні, якщо пересилання вхідного коду в
ЦАП та установка вихідного аналогового сигналу, що відповідає цьому
коду, повинні бути розділені в часі. Подача на вхід асинхронного
скидання CLR сигнал низького рівня приводить до обнулення першого
регістра та, відповідно вихідної напруги ЦАП.
Приклад блок-схеми підключення 12-ти розрядного ЦАП МАХ507 до 16-ти
розрядного мікропроцесора (МП) наведений на рис. 16. процесор посилає
вхідний код у ЦАП як у комірку пам’яті даних. Спочатку із шини
адреса/дані надходить адреса ЦАП, який фіксується регістром по команді з
виходу ALE мікропроцесора та, після дешифрации, активізує вхід CS ЦАП.
Слідом за цим МП подає на шину адреса/дані вхідний код ЦАП та потім
сигнал запису на вхід WR (див. рис. 15б).
Для підключення багаторозрядних ЦАП до восьмирозрядних мікропроцесорів
та мікроконтролерів використовується другий варіант паралельного
інтерфейсу. Він передбачає наявність двох паралельних завантажувальних
регістрів для прийому молодшого байта вхідного слова МБ та старшого
байта – СБ (рис. 17). Пересилання байтів вхідного слова в
завантажувальні регістри можуть відбуватися в будь-якій послідовності
Використана література:
Основы промышленной электроники/ Под ред. В.Г. Герасимова. -М.: Высшая
школа, 1978.
Изъюрова Г.И., Кауфман М.С. Приборы и устройства промышленной
электроники. -М.: Высшая школа, 1975.
Миклашевский С.П. Промышленная электроника. -М.: Высшая школа, 1973.
Горбачев Г.Н., Чаплыгин Е.Е. Промышленная электроника. – М.: Высшая
школа, 1988.
Основы промышленной электроники/Под ред. В.Г. Герасимова. – М.: высшая
школа, 1982.
Гершунский В.С. Основы электроники. – К.: Вища школа, головн. из-во,
1982.
Жеребцов И.П. Основы электроники. – Л.:Энергоатомиздат, 1985.
Нагорский В.Д. Электроника и электрооборудование. – М.: Высшая школа,
1986.
Нашли опечатку? Выделите и нажмите CTRL+Enter
